

Inverter CMOS


Francesco Driussi

Corso di Laurea in Ingegneria Elettronica
Dipartimento Politecnico di Ingegneria ed Architettura

francesco.driussi@uniud.it

www.diegm.uniud.it/driussi

- L'utilizzo combinato di n-MOSFET e p-MOSFET per la realizzazione di circuiti digitali ha portato allo sviluppo della tecnologia Complementary-MOS (CMOS)
- L'inverter CMOS è la porta logica più semplice → utilizza un n-MOSFET e un p-MOSFET



$$V_{Tn} > 0; V_{Tp} < 0;$$

M _n	OFF
	$V_I > V_{Tn}$
	TRIODO SATURO
M _p	OFF
	$V_I < V_{DD} + V_{Tp}$
	TRIODO SATURO

$$V_{GSn} < V_{Tn} \rightarrow V_I < V_{Tn}$$

$$V_{Dn} < V_{Gn} - V_{Tn} \rightarrow V_O < V_I - V_{Tn}$$

$$V_{Dn} > V_{Gn} - V_{Tn} \rightarrow V_O > V_I - V_{Tn}$$

$$V_{GSp} > V_{Tp} \rightarrow V_I > V_{DD} + V_{Tp}$$

$$V_{Dp} > V_{Gp} - V_{Tp} \rightarrow V_O > V_I - V_{Tp}$$

$$V_{Dn} < V_{Gn} - V_{Tn} \rightarrow V_O < V_I - V_{Tp}$$

$$I_{DSn} = I_{SDp}$$

se M_n OFF → $I_{DSn} = I_{SDp} = 0 \rightarrow$ M_p in TRIODO con $V_{SDp} = 0 \rightarrow V_O = V_{DD}$

se M_p OFF → $I_{SDp} = I_{DSn} = 0 \rightarrow$ M_n in TRIODO con $V_{DSn} = 0 \rightarrow V_O = 0$

Inverter CMOS con MOSFET saturi


Hp.: entrambi i MOSFET in **saturazione**

Hp.: trascuro l'effetto di modulazione di lunghezza di canale ($\lambda = 0$)

$$I_{DSn} = \frac{\beta_n}{2} (V_{GSn} - V_{Tn})^2 = I_{SDp} = \frac{\beta_p}{2} (V_{GSp} - V_{Tp})^2$$

$$\frac{\beta_n}{2} (V_I - V_{Tn})^2 = \frac{\beta_p}{2} (V_I - V_{DD} - V_{Tp})^2$$

$$V_I - V_{Tn} = \sqrt{\frac{\beta_p}{\beta_n}} |V_I - V_{DD} - V_{Tp}| = \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{Tp} - V_I)$$



$$V_I = \frac{V_{Tn} + \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{Tp})}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$

per qualunque V_O
anche quando $V_I = V_O$

$$V_{Tn} > 0; V_{Tp} < 0;$$

$$V_{LT} = \frac{V_{Tn} + \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{Tp})}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$

Tensione
di soglia
logica

(1) M_n saturo; M_p triodo

$$I_{DSn} = \frac{\beta_n}{2} (V_{GSn} - V_{Tn})^2 = I_{SDp} = \beta_p \left[(V_{GSp} - V_{Tp}) V_{DSp} - \frac{1}{2} V_{DSp}^2 \right]$$

$$\frac{\beta_n}{2} (V_I - V_{Tn})^2 = \beta_p \left[(V_I - V_{DD} - V_{Tp})(V_O - V_{DD}) - \frac{1}{2} (V_O - V_{DD})^2 \right]$$

→ relazione quadratica tra V_I e V_O


(2) M_n triodo; M_p saturo

$$I_{DSn} = \beta_n \left[(V_{GSn} - V_{Tn}) V_{DSn} - \frac{1}{2} V_{DSn}^2 \right] = I_{SDp} = \frac{\beta_p}{2} (V_{GSp} - V_{Tp})^2$$

$$\beta_n \left[(V_I - V_{Tn}) V_O - \frac{1}{2} V_O^2 \right] = \frac{\beta_p}{2} (V_I - V_{DD} - V_{Tp})^2$$

→ relazione quadratica tra V_I e V_O

Caratteristica statica inverter CMOS



$$V_I < V_{Tn}$$

$$M_n \text{ OFF} \rightarrow V_O = V_{DD}$$

$$V_I > V_{DD} + V_{Tp} = V_{DD} - |V_{Tp}|$$

$$M_p \text{ OFF} \rightarrow V_O = 0$$

$$V_O > V_I - V_{Tn}$$


$$V_O < V_I - V_{Tp}$$

$$M_n \text{ e } M_p \text{ saturi} \rightarrow V_I = V_{LT}$$

(1) M_n saturo; M_p triodo $\rightarrow$ relazione quadratica tra V_I e V_O

(2) M_n triodo; M_p saturo $\rightarrow$ relazione quadratica tra V_I e V_O

Prestazioni inverter CMOS




- Caratteristica tipica di una porta NOT
- Altissima pendenza nella zona centrale → **proprietà rigenerativa**
- MOSFET ideali: $A_v = \infty$ per $V_I = V_{LT}$
- MOSFET reali: effetto modulazione lunghezza di canale → **abbassa A_v**

- $V_{OH} = V_{DD}$
- $V_{OL} = 0$
- V_{IH} e V_{IL} molto vicini a V_{LT}

→ **Alti NOISE MARGIN**

→ **Ottime prestazioni dell'inverter CMOS**

Dimensionamento MOSFET



Tipicamente si progettano i MOSFET per avere: $V_{Tn} = |V_{Tp}| = V_T$

$$V_{LT} = \frac{V_T + \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} - V_T)}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$

$$V_{LT} = \frac{V_T \left(1 - \sqrt{\frac{\beta_p}{\beta_n}} \right) + \sqrt{\frac{\beta_p}{\beta_n}} V_{DD}}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$

Vogliamo $V_{LT} = V_{DD}/2 \rightarrow \beta_p = \beta_n$

$$\frac{W_p}{L_p} \beta'_p = \frac{W_n}{L_n} \beta'_n \quad S_p = \frac{\beta'_n}{\beta'_p} S_n$$


Se $L_n = L_p = L_{min} \rightarrow W_p = \frac{\beta'_n}{\beta'_p} W_n$

mobilità lacune è metà di quella degli elettroni
tendenzialmente i p-MOSFET larghi il doppio

Parametro molto importante perché impatta sulla frequenza massima di funzionamento

- Hp.:
- transizioni/commutazioni istantanee in ingresso (gradini di tensione)
 - considero l'inverter caricato con una capacità in uscita (unico carico)
 - trascuro l'effetto di modulazione di lunghezza di canale ($\lambda = 0$)

Transitorio di DISCESA (dell'uscita)



- A $t = 0^- \rightarrow M_n$ OFF $\rightarrow V_{OUT} = V_{DD}$
- A $t = 0^+ \rightarrow M_n$ ON; M_p OFF $\rightarrow C_L$ si scarica attraverso M_n
- A $t = 0^+ \rightarrow V_{DSn} = V_{DD} > V_{IN} - V_{Tn} \rightarrow M_n$ saturo

$$I_n = \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 = -C_L \frac{dV_{OUT}}{dt}$$

scarica di C_L a
corrente costante !

C_L si scarica a corrente costante fino a che M_n rimane saturo $\rightarrow V_{OUT} > V_{DD} - V_{Tn}$



$t_{SAT} \rightarrow$ tempo corrispondente all'uscita dalla saturazione di M_n

$$I_n = \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 = -C_L \frac{dV_{OUT}}{dt} \quad \int_0^{t_{SAT}} \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 dt = -C_L \int_0^{t_{SAT}} \frac{dV_{OUT}}{dt} dt$$

$$\frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 \int_0^{t_{SAT}} dt = -C_L \int_{V_{DD}}^{V_{OUT}(t_{SAT})} dV_{OUT}$$

$$\frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 t_{SAT} = -C_L (V_{DD} - V_{Tn} - V_{DD}) = C_L V_{Tn}$$

$$t_{SAT} = \frac{2C_L V_{Tn}}{\beta_n (V_{DD} - V_{Tn})^2}$$



se $t > t_{SAT} \rightarrow C_L$ si scarica a corrente variabile perchè M_n è in regione triodo

$$I_n = \beta_n \left[(V_{GSn} - V_{Tn}) V_{DSn} - \frac{1}{2} V_{DSn}^2 \right] = -C_L \frac{dV_{OUT}}{dt}$$

$$\beta_n \left[(V_{DD} - V_{Tn}) V_{OUT} - \frac{1}{2} V_{OUT}^2 \right] = -C_L \frac{dV_{OUT}}{dt}$$

$$\frac{\beta_n}{2C_L} dt = \frac{-dV_{OUT}}{2(V_{DD} - V_{Tn})V_{OUT} - V_{OUT}^2}$$

$$V_\alpha = 2(V_{DD} - V_{Tn})$$

$$\frac{1}{V_\alpha V_{OUT} - V_{OUT}^2} = \frac{1}{V_\alpha V_{OUT}} + \frac{1}{V_\alpha (V_\alpha - V_{OUT})}$$

$$\frac{\beta_n}{2C_L} \int_{t_{SAT}}^{t_f} dt = - \int_{V_{DD} - V_{Tn}}^{V_{OLmax}} \left(\frac{1}{V_\alpha V_{OUT}} + \frac{1}{V_\alpha (V_\alpha - V_{OUT})} \right) dV_{OUT}$$


Scarica in regione triodo

$t_{TR} = t_f - t_{SAT} \rightarrow$ tempo per il quale C_L si scarica con M_n in regione triodo

$V_{OLmax} \rightarrow$ tensione per la quale possiamo considerare concluso il transitorio di discesa

$$\frac{\beta_n}{2C_L} t_{TR} = \frac{1}{V_\alpha} \left(\ln \frac{V_{DD} - V_{Tn}}{V_{OLmax}} + \ln \frac{V_\alpha - V_{OLmax}}{V_\alpha - V_{DD} + V_{Tn}} \right)$$

$$t_{TR} = \frac{C_L}{\beta_n(V_{DD} - V_{Tn})} \ln \frac{2(V_{DD} - V_{Tn}) - V_{OLmax}}{V_{OLmax}}$$




$$t_f = t_{SAT} + t_{TR} = \frac{2C_L V_{Tn}}{\beta_n(V_{DD} - V_{Tn})^2} + \frac{C_L}{\beta_n(V_{DD} - V_{Tn})} \ln \frac{2(V_{DD} - V_{Tn}) - V_{OLmax}}{V_{OLmax}}$$

$$t_f = t_{SAT} + t_{TR} = \frac{2C_L}{\beta_n(V_{DD} - V_{Tn})} \left[\frac{V_{Tn}}{V_{DD} - V_{Tn}} + \frac{1}{2} \ln \frac{2(V_{DD} - V_{Tn}) - V_{OLmax}}{V_{OLmax}} \right]$$


Quando la tensione di ingresso commuta da V_{DD} a 0 $\rightarrow$ tempo di salita della V_{OUT}

- A $t = 0^- \rightarrow M_p$ OFF $\rightarrow V_{OUT} = 0$
- A $t = 0^+ \rightarrow M_p$ ON; M_n OFF $\rightarrow C_L$ si carica attraverso M_p



Calcoli del tutto
analoghi al caso
precedente !

V_{OHmin} $\rightarrow$ tensione per la quale possiamo considerare
concluso il transitorio di salita




$$t_r = t_{SAT} + t_{TR} = \frac{2C_L}{\beta_p(V_{DD} + V_{Tp})} \left[\frac{-V_{Tp}}{V_{DD} + V_{Tp}} + \frac{1}{2} \ln \frac{2(V_{DD} + V_{Tp}) - (V_{DD} - V_{OHmin})}{V_{DD} - V_{OHmin}} \right]$$

Tempi di salita e discesa

Durante i transitori di discesa e di salita le tensioni di uscita non possono mai arrivare a 0 e V_{DD} , rispettivamente $\rightarrow V_{DS} = 0 \rightarrow \text{MOSFET OFF}$

se $V_{OLmax} = 0$ e $V_{OHmin} = V_{DD} \rightarrow t_f \text{ e } t_r = \infty$



Considero concluso il transitorio quando è stato completato il 90% dell'escursione massima della tensione di uscita

- $V_{OHmin} = 0.9 V_{DD}$
- $V_{OLmax} = 0.1 V_{DD}$

$$F(r) = \frac{1}{1-r} \left[\frac{r}{1-r} + \frac{1}{2} \ln(19 - 20r) \right]$$

$$t_f = \frac{2C_L}{\beta_n V_{DD}} F \left(\frac{V_{Tn}}{V_{DD}} \right)$$

$$t_r = \frac{2C_L}{\beta_p V_{DD}} F \left(\frac{|V_{Tp}|}{V_{DD}} \right)$$

Tipicamente $V_{Tn} = |V_{Tp}| = V_T$


$$r = \frac{V_T}{V_{DD}}$$

t_{pr} : tempo di propagazione in salita

t_{pf} : tempo di propagazione in discesa

$$t_p = \frac{t_{pf} + t_{pr}}{2}$$

Se le transizioni/commutazioni agli ingressi sono istantanee i tempi di propagazione e i tempi di salita e discesa sono essenzialmente gli stessi





$$t_p = \frac{t_f + t_r}{2} = \frac{C_L}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

- $F(r)$ aumenta con r
- Per r costante t_p inversamente proporzionale a V_{DD}
- Se caliamo V_{DD} , t_p aumenta molto $\rightarrow$ bisogna abbassare V_T e aumentare β_n e β_p

$$r = \frac{V_T}{V_{DD}}$$

$$F(r) = \frac{1}{1-r} \left[\frac{r}{1-r} + \frac{1}{2} \ln(19 - 20r) \right]$$

$$t_p = \frac{t_f + t_r}{2} = \frac{C_L}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$



POTENZA STATICA (ingressi costanti, senza commutazioni)

$$V_{IN} = 0 \quad \rightarrow M_n \text{ OFF} \quad \rightarrow I = 0 \quad \rightarrow P = 0$$

$$V_{IN} = V_{DD} \quad \rightarrow M_p \text{ OFF} \quad \rightarrow I = 0 \quad \rightarrow P = 0$$

→ teoricamente è nulla

Intervengono le **non idealità** del MOSFET:

- Correnti di sottosoglia (transistore non completam. OFF)
→ $I_{OFF} > 0$
- Corrente inversa delle giunzioni → $I_S > 0$
- Correnti di *leakage*: ossido molto sottile → corrente di perdita del gate


POTENZA DINAMICA (ingressi commutano) → già vista in precedenza

$$E = \int_0^\infty V_{DD} I_{DD}(t) dt = \int_0^\infty V_{DD} C_L \frac{dV_{OUT}}{dt} dt = V_{DD} C_L \int_{V_{OL}}^{V_{OH}} dV_{OUT} = V_{DD} C_L V_{swing} = C_L V_{DD}^2$$

$$P_{din} = C_L V_{DD}^2 f_{0 \rightarrow 1}$$

$$f_{0 \rightarrow 1}$$



frequenza media con cui
avvengono le commutazioni 0→1



Se la transizione dell'ingresso è istantanea $\rightarrow$ almeno un MOSFET $\rightarrow$ **non c'è mai corrente da V_{DD} a massa**

Nella realtà però c'è sempre una transizione GRADUALE !

Es.: inverter pilotato da altro inverter a monte



$V_I < V_{Tn} \rightarrow M_n$ OFF

$V_I > V_{DD} + V_{Tp} \rightarrow M_p$ OFF

$I_{short} = 0 \rightarrow P = 0$

$V_{Tn} < V_I < V_{DD} + V_{Tp}$


M_n M_p ON

$I_{short} > 0 \rightarrow P > 0$

La potenza spesa per effetto di $I_{\text{short}} > 0$ è detta
POTENZA DI CORTO CIRCUITO


Il calcolo della potenza di corto circuito è ulteriormente complicata dal fatto che c'è anche **la corrente di carica/scarica della capacità di carico**

$$I_p - I_n = C_L \frac{dV_{OUT}}{dt}$$



- **troppo complesso da calcolare !!**
- la potenza di corto circuito è potenza persa (corrente non utilizzata)
- posso valutare il caso peggiore: C_L piccola, corrente di carica/scarica trascurabile → $I_n \cong I_p = I_{\text{short}}$
- $I_n \cong I_p$ è la condizione utilizzata per calcolare la caratteristica statica $V_O = f(V_I)$

Potenza di corto circuito



$$V_{Tn} < V_I < V_{LT}$$


M_n saturo, M_p triodo
(t₁ < t < t₂)

$$V_I = V_{LT}$$

M_n saturo, M_p saturo
(t = t₂)

$$V_{LT} < V_I < V_{DD} + V_{Tp}$$

M_n triodo, M_p saturo
(t₂ < t < t₃)



$$E_{SC} = \int_{t_1}^{t_3} V_{DD} I_{SC}(t) dt = \int_{t_1}^{t_2} V_{DD} I_n(t) dt + \int_{t_2}^{t_3} V_{DD} I_p(t) dt$$

$$E_{SC} = 2V_{DD} \int_{t_1}^{t_2} I_n(t) dt = 2V_{DD} \int_{t_1}^{t_2} \frac{\beta_n}{2} (V_{in} - V_T)^2 dt$$

$$\text{Hp.: } V_{Tn} = |V_{Tp}| = V_T$$

$$\beta_p = \beta_n$$

$$\lambda = 0$$

$$E_{SC} = 2V_{DD} \int_{t_1}^{t_2} \frac{\beta_n}{2} (V_{in} - V_T)^2 dt$$


Hp.: V_{in} cresce ($0 \rightarrow V_{DD}$) linearmente
nel tempo tra 0 e t_R

$$t_1 = t_R \frac{V_{Tn}}{V_{DD}} \quad t_2 = t_R \frac{V_{LT}}{V_{DD}} = \frac{t_R}{2} \quad V_{in} = V_{DD} \frac{t}{t_R}$$

$$E_{SCf} = V_{DD} \beta_n \int_{t_R \frac{V_{Tn}}{V_{DD}}}^{\frac{t_R}{2}} \left(V_{DD} \frac{t}{t_R} - V_T \right)^2 dt = \frac{\beta_n t_R}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3$$

$$E_{SCr} = \frac{\beta_n t_F}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3$$

Per la discesa di V_{in}
→ salita di V_{OUT}



Per la salita di V_{in}
→ discesa di V_{OUT}

La corrente di corto circuito massima si ottiene per $V_{in} = V_{LT}$

$$I_{peak} = \frac{\beta_n}{2} (V_{LT} - V_T)^2 = \frac{\beta_n}{2} \left(\frac{V_{DD}}{2} - V_T \right)^2$$



$$E_{SCf} = \frac{\beta_n t_R}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3 = \frac{2t_R}{3} I_{peak} \left(\frac{V_{DD}}{2} - V_T \right)$$

$$E_{SCr} = \frac{2t_F}{3} I_{peak} \left(\frac{V_{DD}}{2} - V_T \right)$$



$$P_{SC} = (E_{SCf} + E_{SCr}) \cdot f$$

$f \rightarrow$ frequenza di commutazione
inoltre, se $t_C = t_F = t_R$

$$P_{SC} = \frac{4t_C}{3} I_{peak} \left(\frac{V_{DD}}{2} - V_T \right) \cdot f$$



- La capacità C_L riduce la potenza di corto circuito perché assorbe corrente dall'alimentazione → minore corrente persa verso massa !!
- C_L più alto migliora le cose a prima vista
- attenzione che però ho impatto su t_p
- la variazione di V_{OUT} rallenta !!
- l'eventuale stadio a valle vede un ingresso che varia più lentamente !! → $t_{p1} = t_{c2}$ (tempo di propagazione stadio 1 diventa tempo di commutazione ingresso stadio 2)
- transizione più lenta peggiora potenza di corto circuito dello stadio successivo !!



$$P_{SC} = \frac{4t_c}{3} I_{peak} \left(\frac{V_{DD}}{2} - V_T \right) \cdot f$$

Progetto ed ottimizzazione di porte CMOS → t_c in ingresso e t_p in uscita simili


→ $P_{SC} = 10\% P_{din}$

- Nel calcolo del tempo di salita e discesa avevamo ipotizzato transizioni istantanee dell'ingresso


- Con ingresso graduale le cose peggiorano

$$I_p - I_n = C_L \frac{dV_{OUT}}{dt}$$

- La carica/scarica di C_L rallenta (ho meno corrente utile; parte se ne perde)
- La porta logica diventa più lenta → **tempi di propagazione del dato più lunghi !**
- La soluzione analitica del problema è troppo complessa → **simulatori circuitali**




Stima di t_p con ingresso graduale



- Il simulatore predice un **tempo di propagazione che aumenta circa linearmente con il tempo di salita dell'ingresso**

→ Modello empirico




$$t_p = t_{pr0} + \eta \cdot t_{Ri}$$

- | | |
|-----------|---|
| t_p | tempo di propagazione |
| t_{pr0} | tempo di propagazione con ingresso istantaneo |
| η | parametro empirico |

moderne tecnologie CMOS

$$\rightarrow \eta = 0.25$$

- Tempi di commutazione e di ritardo dipendono dagli effetti reattivi del circuito
- Importante valutare le capacità in ingresso e in uscita dell'inverter CMOS



Capacità vista al **gate dei MOSFET**

Hp.: $C_{GS0} = C_{GD0}$ (capacità di fringing e overlap identiche dalla parte del source e del drain, sia per n- che p-MOSFET)

$$C_{Gn} \cong W_n L_n C_{OX} + 2W_n C_{GS0}$$

$$C_{Gp} \cong W_p L_p C_{OX} + 2W_p C_{GS0}$$


Hp.: $L_n = L_p = L_{MIN} \rightarrow$ MOSFET a lunghezza minima

Capacità di ingresso dell'inverter CMOS

$$C_{inv} = C_{Gn} + C_{Gp} = (W_n + W_p) L_{MIN} C_{OX} + 2(W_n + W_p) C_{GS0}$$

Capacità di ingresso dell'inverter

$$C_{inv} = C_{Gn} + C_{Gp} = (W_n + W_p)L_{MIN}C_{OX} + 2(W_n + W_p)C_{GS0}$$



$$S_n = \frac{W_n}{L_{MIN}} \quad S_p = \frac{W_p}{L_{MIN}} \quad \alpha = \frac{S_p}{S_n} = \frac{W_p}{W_n}$$

$$C_{inv} = S_n(1 + \alpha)[L_{MIN}^2 C_{OX} + 2L_{MIN}C_{GS0}]$$

$$C_{M1} = L_{MIN}^2 C_{OX} + 2L_{MIN}C_{GS0}$$

$C_{M1} \rightarrow$ capacità di MOSFET ad area minima

(dipende solo da parametri tecnologici)

$$A_{MIN} = W_{MIN}L_{MIN} = L_{MIN}^2$$

$$C_{inv} = S_n(1 + \alpha)C_{M1}$$


$$A_{inv} = W_nL_{MIN} + \alpha W_nL_{MIN} = S_n(1 + \alpha)L_{MIN}^2$$


$$A_{inv} = S_n(1 + \alpha)A_{MIN} \quad [S_n(1 + \alpha) \text{ numero di quadri}]$$

Capacità di uscita dell'inverter

Per la capacità vista all'uscita dall'inverter dobbiamo tenere presente tutti i possibili contributi capacitivi sul nodo di uscita → ipotizziamo un secondo inverter come carico

→ contributo di capacità costante sul nodo di uscita $C_{inv2} = S_{n2}(1 + \alpha_2)C_{M1}$





C_W = capacità dell'interconnessione tra uscita del primo inverter e ingresso del secondo

$$C_{DB} = WL_S \frac{C_{j0}}{\sqrt{1 + \frac{|V_{DB}|}{\Phi_j}}}$$

$$V_{DB} = f(V_{OUT})$$

es.: $V_{in} = V_{DD}$ e n-MOSFET triodo $\rightarrow$

$$\beta_n \left[(V_{DD} - V_{Tn})V_{OUT} - \frac{1}{2}V_{OUT}^2 \right] = -C_{DBn} \frac{dV_{OUT}}{dt}$$

$$t_{TR} = \frac{WL_S C_{j0}}{\beta_n} \int_{V_{Oi}}^{V_{Of}} \frac{dV_{OUT}}{\left[(V_{DD} - V_{Tn})V_{OUT} - \frac{1}{2}V_{OUT}^2 \right] \sqrt{1 + \frac{|V_{OUT}|}{\Phi_j}}}$$

$\rightarrow$ troppo complicato !!

- Il calcolo sarebbe molto più semplice se C_{DB} fosse costante
- $C_{DBeq} \rightarrow$ **capacità equivalente**; valore medio di C_{DB} durante il transitorio di carica/scarica

es: transitorio di scarica $\rightarrow$ scarica scambiata:

$$\Delta Q_j = \int_0^\infty C_{DB} \frac{dV_{OUT}}{dt} dt = \int_{V_{Oi}}^{V_{Of}} \frac{WL_S C_{j0}}{\sqrt{1 + \frac{V_{OUT}}{\Phi_j}}} dV_{OUT}$$

$$C_{DBeq} = \frac{\Delta Q_j}{\Delta V_{OUT}} = \frac{1}{V_{Oi} - V_{Of}} \int_{V_{Oi}}^{V_{Of}} \frac{WL_S C_{j0}}{\sqrt{1 + \frac{V_{OUT}}{\Phi_j}}} dV_{OUT}$$

$$C_{DBeq} = \frac{WL_S C_{j0}}{V_{Oi} - V_{Of}} \left[2\Phi_j \sqrt{1 + \frac{V_{OUT}}{\Phi_j}} \right]_{V_{Oi}}^{V_{Of}} = \frac{2\Phi_j WL_S C_{j0}}{V_{Oi} - V_{Of}} \left[\sqrt{1 + \frac{V_{Of}}{\Phi_j}} - \sqrt{1 + \frac{V_{Oi}}{\Phi_j}} \right]$$

Capacità di giunzione equivalente

$$C_{DBeq} = \frac{2\Phi_j W L_S C_{j0}}{V_{Oi} - V_{Of}} \left[\sqrt{1 + \frac{V_{Of}}{\Phi_j}} - \sqrt{1 + \frac{V_{Oi}}{\Phi_j}} \right] \quad \text{def.: } K_{eq} = \frac{2\Phi_j}{V_{Oi} - V_{Of}} \left[\sqrt{1 + \frac{V_{Of}}{\Phi_j}} - \sqrt{1 + \frac{V_{Oi}}{\Phi_j}} \right]$$

- Nell'inverter CMOS $\rightarrow V_{OH} = V_{DD}$; $V_{OL} = 0$
- $K_{eq} < 1$
- K_{eq} e C_{DBeq} definiti da parametri tecnologici e dalla tensione di alimentazione


$$K_{eq} = \frac{2\Phi_j}{V_{DD}} \left[\sqrt{1 + \frac{V_{DD}}{\Phi_j}} - 1 \right]$$

$$C_{DBeq} = K_{eq} W L_S C_{j0}$$

- Identica per n-MOSFET e p-MOSFET

$$\text{es.: } V_{DD} = 5 \text{ V}, \Phi_j = 1 \text{ V} \rightarrow K_{eq} = 0.6$$

- **Sostituisco tutte le C_{DB} con C_{DBeq} costante !!**
- Contributo di capacità costante sul nodo di uscita



C_W = capacità dell'interconnessione tra uscita del primo inverter e ingresso del secondo

Le capacità C_{GDp} e C_{GDn} :

- non hanno terminali a massa!
- connesse a V_{in} e V_{out}
- vedono la tensione ($V_{in} - V_{out}$)
- dipendono dal punto di lavoro
- sono in parallelo

$$C_{GD} = C_{GDn} + C_{GDp}$$


contributo di carica sull'uscita:

$$\Delta Q_O = \int_0^\infty C_{GD}(V_{in}, V_{out}) \frac{d(V_{out} - V_{in})}{dt} dt = \int_0^\infty C_{GD}(V_{in}, V_{out}) \left(\frac{dV_{out}}{dt} - \frac{dV_{in}}{dt} \right) dt$$

dipende dall'evoluzione temporale di V_{in} e V_{out} → complicato (devo semplificare)

Capacità tra ingresso e uscita

Hp. semplificativa: transitori di V_{in} e V_{out} disgiunti $\rightarrow V_{out}$ varia dopo che V_{in} si è stabilizzata



A) $0 < t < t_{Ri} \rightarrow V_{in}$ varia e $V_{out} = V_{DD}$

B) $t_{Ri} < t < \infty \rightarrow V_{in} = V_{DD}$ e V_{out} varia

A1) $V_{in} < V_{Tn} \rightarrow M_n$ OFF; M_p triodo con $V_{SD} = 0$


$$C_{GDn} = W_n C_{GS0}; C_{GDP} = \frac{1}{2} W_p L_{MIN} C_{OX} + W_p C_{GS0}$$

A2) $V_{Tn} < V_{in} < V_{DD} + V_{Tp} \rightarrow M_n$ saturo con $V_{DS} = V_{DD}$; M_p triodo

$$C_{GDn} = W_n C_{GS0}; C_{GDP} = \frac{1}{2} W_p L_{MIN} C_{OX} + W_p C_{GS0}$$


A3) $V_{in} > V_{DD} + V_{Tp} \rightarrow M_n$ saturo con $V_{DS} = V_{DD}$; M_p OFF

$$C_{GDn} = W_n C_{GS0}; C_{GDP} = W_p C_{GS0}$$



Transitorio di salita dell'ingresso

Hp. semplificativa: transitori di V_{in} e V_{out} disgiunti $\rightarrow V_{out}$ varia dopo che V_{in} si è stabilizzata



$$\Delta Q_O = \int_0^{\infty} C_{GD}(V_{in}, V_{out}) \left(\frac{dV_{out}}{dt} - \frac{dV_{in}}{dt} \right) dt \quad \text{A) + B)}$$

$$\Delta Q_O = - \int_0^{t_{Ri}} C_{GD}(V_{in}, V_{out}) \frac{dV_{in}}{dt} dt + \int_{t_{Ri}}^{\infty} C_{GD}(V_{in}, V_{out}) \frac{dV_{out}}{dt} dt$$

$$\text{A1) e A2) } \rightarrow C_{GD} = \frac{1}{2} W_p L_{MIN} C_{OX} + (W_n + W_p) C_{GS0}$$

$$\text{A3) } \rightarrow C_{GD} = (W_n + W_p) C_{GS0}$$

$$\Delta Q'_O = - \int_0^{t_{Ri}} C_{GD}(V_{in}, V_{out}) \frac{dV_{in}}{dt} dt = - \int_0^{V_{DD}} C_{GD}(V_{in}, V_{out}) dV_{in}$$


$$\Delta Q'_O = - \int_0^{V_{DD}+V_{Tp}} \left[\frac{1}{2} W_p L_{MIN} C_{OX} + (W_n + W_p) C_{GS0} \right] dV_{in} - \int_{V_{DD}+V_{Tp}}^{V_{DD}} (W_n + W_p) C_{GS0} dV_{in}$$

A1) A2)

A3)

$$\Delta Q'_O = - \frac{1}{2} W_p L_{MIN} C_{OX} (V_{DD} + V_{Tp}) - (W_n + W_p) C_{GS0} V_{DD}$$

Hp. semplificativa: transitori di V_{in} e V_{out} disgiunti $\rightarrow V_{out}$ varia dopo che V_{in} si è stabilizzata



B) $V_{in} = V_{DD} \rightarrow M_p$ OFF; M_n ON

B1) $V_{out} > V_{DD} - V_{Tn} \rightarrow M_n$ saturo $\rightarrow C_{GD} = (W_n + W_p)C_{GS0}$

B2) $V_{out} < V_{DD} - V_{Tn} \rightarrow M_n$ triodo $\rightarrow C_{GD} = \frac{1}{2}W_n L_{MIN} C_{OX} + (W_n + W_p)C_{GS0}$

$$\Delta Q_O'' = \int_{t_{Ri}}^{\infty} C_{GD}(V_{in}, V_{out}) \frac{dV_{out}}{dt} dt = \int_{V_{DD}}^0 C_{GD}(V_{in}, V_{out}) dV_{out}$$

$$\Delta Q_O'' = \int_{V_{DD}}^{V_{DD}-V_{Tn}} \underbrace{(W_n + W_p)C_{GS0}}_{B1)} dV_{out} + \int_{V_{DD}-V_{Tn}}^0 \left[\frac{1}{2}W_n L_{MIN} C_{OX} + \underbrace{(W_n + W_p)C_{GS0}}_{B2)} \right] dV_{out}$$

$$\Delta Q_O'' = -(W_n + W_p)C_{GS0}V_{DD} - \frac{1}{2}W_n L_{MIN} C_{OX}(V_{DD} - V_{Tn})$$

$$\Delta Q_O = \Delta Q_O' + \Delta Q_O''$$

Con la variazione di carica sul nodo di uscita calcolo una **capacità equivalente sul nodo di uscita**

$$\Delta Q_O = \Delta Q'_O + \Delta Q''_O$$

$$\text{Hp.: } V_{Tn} = |V_{Tp}| = V_T$$

$$\Delta Q_O = -2(W_n + W_p)C_{GS0}V_{DD} - \frac{1}{2}(W_n + W_p)L_{MIN}C_{OX}(V_{DD} - V_T)$$

$$C_{GDeq} = \frac{\Delta Q_O}{\Delta V_{out}} = \frac{\Delta Q_O}{V_{Of} - V_{Oi}} = -\frac{\Delta Q_O}{V_{DD}} = 2(W_n + W_p)C_{GS0} + \frac{1}{2}(W_n + W_p)L_{MIN}C_{OX} \frac{V_{DD} - V_T}{V_{DD}}$$

le componenti parassite costanti vengono raddoppiate


→ **EFFETTO MILLER** → agisce su componenti connessi tra ingresso e uscita → $C_{eq} = (1-A_V) \cdot C$

→ inverter: A_V medio è pari a -1 → $C_{eq} = 2 \cdot C$

$$R_{DD} = \frac{V_{DD} - V_T}{V_{DD}}$$

$$C_{GDeq} = 2(W_n + W_p)C_{GS0} + \frac{1}{2}(W_n + W_p)L_{MIN}C_{OX}R_{DD}$$

Capacità totale in uscita all'inverter



C_W = capacità dell'interconnessione tra uscita del primo inverter e ingresso del secondo

$$C_L = C_{GDeq} + C_{DBeq} + C_W + C_{inv2}$$

CARICO

SELF LOADING !!


L'inverter carica se stesso !

CAPACITA' TOTALE SUL NODO DI USCITA (costante)

$$C_L = C_{GDeq} + C_{DBeq} + C_W + C_{inv2} =$$

$$= 2(W_n + W_p)C_{GS0} + \frac{1}{2}(W_n + W_p)L_{MIN}C_{OX}R_{DD} + K_{eq}(W_n + W_p)L_S C_{j0} + C_W +$$

$$+ 2(W_{n2} + W_{p2})C_{GS0} + (W_{n2} + W_{p2})L_{MIN}C_{OX}$$



Qual è il tempo di ritardo minimo che ci può garantire la tecnologia CMOS ?

→ Due inverter identici in cascata

$$W_n = W_{n2}; W_p = W_{p2}$$

→ MOSFET a lunghezza minima

$$\rightarrow V_{Tn} = |V_{Tp}| = V_T$$

$$S_n = \frac{W_n}{L_{MIN}} \quad S_p = \frac{W_p}{L_{MIN}} \quad \alpha = \frac{S_p}{S_n}$$

$$C_L = 2(W_n + W_p)C_{GS0} + \frac{1}{2}(W_n + W_p)L_{MIN}C_{OX}R_{DD} + K_{eq}(W_n + W_p)L_S C_{j0} + C_W +$$

$$+ 2(W_n + W_p)C_{GS0} + (W_n + W_p)L_{MIN}C_{OX}$$

Ritardo degli inverter in cascata

$$C_L = 2(W_n + W_p)C_{GS0} + \frac{1}{2}(W_n + W_p)L_{MIN}C_{OX}R_{DD} + K_{eq}(W_n + W_p)L_S C_{j0} + C_W +$$

$$+ 2(W_n + W_p)C_{GS0} + (W_n + W_p)L_{MIN}C_{OX}$$

$$R_{DD} = \frac{V_{DD} - V_T}{V_{DD}} = 1 - \frac{V_T}{V_{DD}}$$

$$C_L = \underbrace{\left(1 + \frac{1}{2}R_{DD}\right)W_n L_{MIN}C_{OX} + 4W_n C_{GS0} + K_{eq}W_n L_S C_{j0}}_{C_n} + \left(1 + \frac{1}{2}R_{DD}\right)W_p L_{MIN}C_{OX} +$$

$$+ 4W_p C_{GS0} + K_{eq}W_p L_S C_{j0} + C_W$$

$$C_L = (1 + \alpha)C_n + C_W$$

Hp.: transizione istantanea dell'ingresso → sfrutto i calcoli che ho già fatto !

$$t_p = \frac{t_f + t_r}{2} = \frac{C_L}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right) = \frac{(1 + \alpha)C_n + C_W}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

$$C_L = (1 + \alpha)C_n + C_W$$

$$\alpha = \frac{S_p}{S_n}$$

$$t_p = \frac{(1 + \alpha)C_n + C_W}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

→ aumenta con l'aumentare della capacità dell'interconnessione

→ diminuisce con l'aumentare della tensione di alimentazione

→ C_n , β_n dipendono da S_n → dimensionamento

→ come dipende da α ?

$$\varepsilon = \frac{\beta_n'}{\beta_p'} \quad \frac{\beta_p}{\beta_n} = \frac{S_p \beta_p'}{S_n \beta_n'} = \frac{\alpha}{\varepsilon}$$

$$t_p = \frac{(1 + \alpha)C_n + C_W}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{\varepsilon}{\alpha \beta_n} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

$$\beta_p = \frac{\alpha}{\varepsilon} \beta_n$$

$$t_p = \frac{(1 + \alpha)C_n + C_W}{\beta_n V_{DD}} \left(1 + \frac{\varepsilon}{\alpha} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

→ se aumenta α , t_p cosa fa?

aumenta β_p , ma anche C_L !!

$$t_p = \frac{(1 + \alpha)C_n + C_W}{\beta_n V_{DD}} \left(1 + \frac{\varepsilon}{\alpha}\right) F\left(\frac{V_T}{V_{DD}}\right) \quad \varepsilon = \frac{\beta_{n'}}{\beta_p'} \quad \alpha = \frac{S_p}{S_n}$$

$$\frac{\partial t_p}{\partial \alpha} = 0 \quad \frac{\partial t_p}{\partial \alpha} \propto C_n \left(1 + \frac{\varepsilon}{\alpha}\right) - [(1 + \alpha)C_n + C_W] \frac{\varepsilon}{\alpha^2} = 0$$

$$\alpha_{opt} = \sqrt{\varepsilon \left(1 + \frac{C_W}{C_n}\right)} \rightarrow \text{interconnessione breve: } C_W \ll C_n \rightarrow \alpha_{opt} = \sqrt{\varepsilon}$$

$$C_W \ll C_n \rightarrow t_{p\ opt} = \frac{(1 + \sqrt{\varepsilon})^2 C_n}{\beta_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

$$t_{p\ opt} = \frac{(1 + \sqrt{\varepsilon})^2}{\frac{W_n}{L_{MIN}} \mu_n C_{OX} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) \cdot W_n \left[\left(1 + \frac{1}{2} R_{DD}\right) L_{MIN} C_{OX} + 4C_{GS0} + K_{eq} L_S C_{j0} \right]$$

→ **W_n si semplifica !! → NON DIPENDE DAL DIMENSIONAMENTO !!**

Se l'effetto dell'interconnessione è trascurabile → l'effetto del self-loading è dominante !

$$\alpha_{opt} = \sqrt{\varepsilon}$$

$$t_{p\,opt} = \frac{L_{MIN}(1 + \sqrt{\varepsilon})^2}{\mu_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) \cdot \left[\left(1 + \frac{1}{2} R_{DD}\right) L_{MIN} + 4 \frac{C_{GS0}}{C_{OX}} + K_{eq} L_S \frac{C_{j0}}{C_{OX}} \right]$$

Il ritardo non dipende da quanto facciamo grandi i transistori (dimensionamento):

- se aumento W_n aumenta proporzionalmente la corrente di carica/scarica
- se aumento W_n aumenta proporzionalmente la capacità

→ gli effetti si annullano !

→ SCELGO DI FARE I MOSFET AD AREA MINIMA (minor consumo di spazio)

→ $t_{p\,opt}$ dipende da L_{MIN}

se $\frac{C_{GS0}}{C_{OX}} \ll 1$ $\frac{C_{j0}}{C_{OX}} \ll 1$


$$t_{p\,opt} \propto L_{MIN}^2$$

**Tecnologie CMOS
scalate sono più veloci !!**

Applicazione: oscillatore ad anello

Catena di N inverter tutti uguali, con N numero dispari, connessi ad anello


- non c'è configurazione stabile delle tensioni sui vari nodi
- circuito INSTABILE → OSCILLA → **OSCILLATORE AD ANELLO**



Genera una forma d'onda periodica

- generatore di onda quadra
- ogni inverter caratterizzato da un tempo di ritardo t_p
- se $N \geq 5$ si dimostra che $T_{osc} \cong 2Nt_p$

→ posso misurare facilmente t_p dalla
frequenza di oscillazione → circuito di test
per le tecnologie CMOS !



$t_{p\ opt}$ dipende da L_{MIN} → *scaling* delle dimensioni ha guidato lo sviluppo delle tecnologie CMOS

Inizialmente: *scaling* a V_{DD} costante (5 V) → compatibilità con tecnologie precedenti

Hp.: μ costante

Parametro	= f(...)	V_{DD} costante	V_{DD}/U
W, L, T_{OX}	L_{MIN}	1/s	1/s
V_{DD}, V_T		1	1/U
A	$W L_{MIN}$	1/s ²	1/s ²
C_{OX}	1/ T_{OX}	s	s
C_G	$C_{OX} W L_{MIN}$	1/s	1/s
β	$C_{OX} W / L_{MIN}$	s	s
I_{ON}	βV_{DD}^2	s	s/U ²
t_p	L_{MIN}^2	1/s ²	U/s ²
P_{din}	$C_L V_{DD}^2 / t_p$	s	s/U ³
P_{din}/A		s ³	s ³ /U ³

s: fattore di *scaling* delle dimensioni

Ad un certo punto la densità di potenza ha raggiunto valori che compromettevano l'affidabilità dei circuiti → *scaling congiunto delle tensioni* (dagli anni '90 in poi)

U: fattore di *scaling* delle tensioni

→ limita i campi elettrici

→ **s=U** *scaling* a campo costante

molto male !!! affidabilità !!!

Analisi precedente fatta per μ costante ! $\rightarrow \mathbf{v} = \mu \mathbf{E}$

Nei transistor ultra-corti la velocità raggiunge il valore di saturazione!!

es.: MOSFET in saturazione $I_{DS} \cong W C_{OX} v_{sat} (V_{GS} - V_T) \rightarrow$ la relazione diventa lineare !

Parametro	= f(...)	V_{DD} costante	V_{DD}/U
W, L, T_{OX}	L_{MIN}	1/s	1/s
V_{DD}, V_T		1	1/U
A	$W L_{MIN}$	1/s ²	1/s ²
C_{OX}	$1/T_{OX}$	s	s
C_G	$C_{OX} W L_{MIN}$	1/s	1/s
β	-	-	-
I_{ON}	$C_{OX} W V_{DD}$	1	1/U
t_p	-	1/s	1/s
P_{din}	$C_L V_{DD}^2 / t_p$	1	1/U ²
P_{din}/A		s ²	s ² /U ²

s: fattore di *scaling* delle dimensioni


U: fattore di *scaling* delle tensioni

$\rightarrow$ limita i campi elettrici

$\rightarrow$ **s=U** *scaling* a campo costante

Scaling a campo costante

- Fino agli anni '90, *scaling* a tensione costante (V_{DD} e V_T fisse)
 - Successivamente, **scaling a campo costante** $\rightarrow V_{DD}$ e V_T scalano concordemente
 - Negli ultimi anni la riduzione di V_{DD} si è fermata $\rightarrow V_T$ non può scalare più !!
- $\rightarrow V_T$ è troppo vicina alla tensione di spegnimento del MOSFET ($V_{GS} = 0$)
- Non posso ridurre troppo il gate *overdrive*, cioè ($V_{DD} - V_T$) $\rightarrow$ cala troppo la corrente



Nonostante lo sviluppo della tecnologia V_{DD} non scende sotto 1 V !!